

PATENT  
81876.0063  
Express Mail Label No. EV 324 111 273 US

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Toshimasa TANAKA

Serial No: Not Assigned

Filed: February 4, 2004

For: An Electric Power Unit for  
Driving A Display and A Display  
Utilizing Such Power Unit

Art Unit: Not Assigned

Examiner: Not Assigned

**TRANSMITTAL OF PRIORITY DOCUMENT**

Mail Stop PATENT APPLICATION  
Commissioner for Patents  
P.O. Box 1450  
Alexandria, VA 22313-1450

Dear Sir:

Enclosed herewith is a certified copy of Japanese patent application No. 2003-034677, which was filed February 13, 2003, and application No. 2003-111061, which was filed April 16, 2003, from which priority is claimed under 35 U.S.C. § 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

Respectfully submitted,

HOGAN & HARTSON L.L.P.

Date: February 4, 2004

By: 

Dariush G. Adli

Registration No. 51,386

Attorney for Applicant(s)

500 South Grand Avenue, Suite 1900  
Los Angeles, California 90071  
Telephone: 213-337-6700  
Facsimile: 213-337-6701



日 本 国 特 許 庁  
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日                      2 0 0 3 年    2 月 1 3 日  
Date of Application:

出 願 番 号                      特 願 2 0 0 3 - 0 3 4 6 7 7  
Application Number:


[ST. 10/C]:                      [ J P 2 0 0 3 - 0 3 4 6 7 7 ]

出      願      人                      ローム株式会社  
Applicant(s):

2 0 0 3 年 1 1 月 2 6 日

特許庁長官  
Commissioner,  
Japan Patent Office

今 井 康



出証番号    出証特 2 0 0 3 - 3 0 9 7 6 5 9





【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9901021

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 表示装置の駆動用電源装置、及び表示装置

【特許請求の範囲】

【請求項 1】 電源電圧を昇圧して第 1 出力電源電圧を発生する第 1 電圧変換回路と、前記第 1 出力電源電圧に基づいて、この第 1 出力電源電圧より低く且つ順次低くなる、高電圧側の複数の出力電圧を発生する複数のバッファ回路と、低電圧側の複数の出力電圧を発生する複数のバッファ回路とを有する表示装置の駆動用電源装置において、

前記高電圧側の最も高い出力電圧を降圧して、前記高電圧側の最も低い出力電圧より低い第 2 出力電源電圧を出力する第 2 電圧変換回路と、

前記電源電圧を昇圧して、前記低電圧側の最も高い出力電圧より高い第 3 出力電源電圧を出力する第 3 電圧変換回路とを備え、

前記高電圧側の最も高い出力電圧を出力するバッファ回路は、前記第 1 出力電源電圧と基準電圧を動作電源とし、

前記高電圧側の他のバッファ回路は、前記第 1 出力電源電圧もしくは前記第 1 出力電圧と前記第 2 出力電源電圧とを動作電源とし、

前記低電圧側のバッファ回路は、前記第 3 出力電源電圧と前記基準電圧を動作電源とすることを特徴とする、表示装置の駆動用電源装置。

【請求項 2】 電源電圧を昇圧して第 1 出力電源電圧を発生する第 1 電圧変換回路と、

前記第 1 出力電源電圧を降圧して第 2 出力電源電圧を発生する第 2 電圧変換回路と、

前記電源電圧を昇圧して前記第 2 出力電源電圧よりも低い第 3 出力電源電圧を発生する第 3 電圧変換回路と、

これら第 1 出力電源電圧乃至第 3 出力電源電圧を用いてそれぞれ出力電圧を発生する複数のバッファ回路と、を備え、

前記複数の出力電圧の内の最も高い出力電圧を出力するための第 1 のバッファ回路は、前記第 1 出力電源電圧と基準電圧を動作電源とし、

前記複数の出力電圧の内の中間の出力電圧を出力するための第 2 のバッファ回



路の少なくとも1つは、前記第1出力電源電圧もしくは前記最も高い出力電圧と前記第2出力電源電圧とを動作電源とし、

前記複数の出力電圧の内の最も低い出力電圧を出力するための第3のバッファ回路は、前記第3出力電源電圧と基準電圧を動作電源とすることを特徴とする、表示装置の駆動用電源装置。

【請求項3】マトリックス型表示装置と、該表示装置のコモン側を駆動するコモンドライバと、前記表示装置のセグメント側を駆動するセグメントドライバとを備えた表示装置であって、

前記コモンドライバ及び前記セグメントドライバの電源装置として請求項2に記載の電源装置を用いたことを特徴とする、表示装置。

#### 【発明の詳細な説明】

##### 【0001】

##### 【発明の属する技術分野】

本発明は、単純マトリックス型の液晶表示装置等の表示装置を低消費電力で駆動するのに適した駆動用電源装置、及びその電源装置を用いた表示装置に関する。

##### 【0002】

##### 【従来の技術】

ドット表示を実現するための液晶表示装置として、互いに直交するように配置された多数のストライプ状の行電極（コモン電極）および列電極（セグメント電極）が設けられた単純マトリックス型液晶表示装置が多く用いられている。

##### 【0003】

その液晶表示装置は、各コモン電極に順次走査電圧を印加するとともに、コモン電極に対する電圧印加と同時に複数のセグメント電極に対して信号電圧を印加することによって、駆動される。

##### 【0004】

各液晶素子は、全ての行電極に対して1度ずつ電圧が印加し終わるまでの時間（1フレーム周期）における平均的な実効値電圧に応じた透過率に制御され、1フレーム周期毎に所望の画像を表示させることができる。

##### 【0005】



図10は、液晶表示装置を駆動するための、従来の電源装置の構成を示す図である。図10において、電源装置は、第1出力電圧 $V_0$  (15V)、第2出力電圧 $V_1$  (13.5V)、第3出力電圧 $V_2$  (12V)、第4出力電圧 $V_3$  (3V)、第5出力電圧 $V_4$  (1.5V)、第6電圧 $V_5$  (0V; 基準電圧; グランド電位)を、電源電圧 $V_{cc}$  (3V)から生成して、液晶表示装置LCDに供給する。なお、本発明では、特に断らない場合には、各電圧は、グランド電位を基準とした電圧を言う。この液晶表示装置LCDは、表示パネル及び、コモン電極を順次走査するコモンドライバ、コモン電極の走査と同期してセグメント電極に信号電圧を印加するセグメントドライバを含んでいる。

#### 【0006】

第1チャージポンプ回路CHP1は、電源電圧 $V_{cc}$ とクロック信号clkが入力され、電源電圧 $V_{cc}$ を6倍に昇圧した第1出力電源電圧 $V_{out1}$  (18V)を発生する。コンデンサC1は平滑用のコンデンサである。

#### 【0007】

この第1出力電源電圧 $V_{out1}$ を、電圧増幅器A1に印加し、基準電圧 $V_{ref}$  (2V)を所定n倍 ( $n=7.5$ )して第1基準電圧 $V_{0r}$  (15V)を形成する。この第1基準電圧 $V_{0r}$ を抵抗器 $R_0 \sim R_4$ で分圧して、第2基準電圧 $V_{1r}$  (13.5V)、第3基準電圧 $V_{2r}$  (12V)、第4基準電圧 $V_{3r}$  (3V)、第5基準電圧 $V_{4r}$  (1.5V)を形成する。

#### 【0008】

第1出力電源電圧 $V_{out1}$ を駆動電源とする第1バッファ回路B0～第5バッファ回路B4に、第1基準電圧 $V_{0r}$ ～第5基準電圧 $V_{4r}$ が入力され、同じ電圧である第1出力電圧 $V_0$ ～第5出力電圧 $V_4$ が出力される。また、第6電圧 $V_5$ は、グランド電位である。

#### 【0009】

これらの第1出力電圧 $V_0$ ～第6電圧 $V_5$ のうち、第1出力電圧 $V_0$ 、第2出力電圧 $V_1$ 、第5出力電圧 $V_4$ 、第6電圧 $V_5$ が液晶表示装置のコモンドライバに供給される一方、第1出力電圧 $V_0$ 、第3出力電圧 $V_2$ 、第4出力電圧 $V_3$ 、第6電圧 $V_5$ が液晶表示装置LCDのセグメントドライバに供給される。これら

の電圧は、液晶表示装置LCDの交流化周期（以下、フレーム周期毎の場合を例にして説明する）に合わせて、選択されて用いられる。

#### 【0010】

図11は、液晶駆動波形の例を示すものであり、コモン電極が $n$ 個、セグメント電極が $m$ 個の液晶表示パネルにおける、特定のコモン電極COM $j$ 、セグメント電極SEG $k$ への駆動電圧の印加状態を表している。

#### 【0011】

奇数フレームにおいては、コモン電極COM1～COM $n$ が走査されて順次1つのコモン電極COM $j$ が選択され、選択されているコモン電極COM $j$ には第1出力電圧 $V_0$ が印加される。選択されていないコモン電極COM1～COM $n$ （ただし、COM $j$ は除く）には第5出力電圧 $V_4$ が印加される。一方、セグメント電極SEG1～SEG $m$ には、選択されているコモン電極に対応した表示信号に応じて第4出力電圧 $V_3$ あるいは第6電圧 $V_5$ が印加される。

#### 【0012】

また、偶数フレームにおいては、コモン電極COM1～COM $n$ が走査されて順次選択され、選択されているコモン電極COM $j$ には第6電圧 $V_5$ が印加される。選択されていないコモン電極COM1～COM $n$ には第2出力電圧 $V_1$ が印加される。一方、セグメント電極SEG1～SEG $m$ には、選択されているコモン電極に対応した表示信号に応じて第1出力電圧 $V_0$ あるいは第3出力電圧 $V_2$ が印加される。

#### 【0013】

このようにして交流化制御されつつ、表示信号に応じた画像が液晶表示装置LCDに表示される。

#### 【0014】

この場合、バッファ回路B0～B4の動作電源は、第1出力電源電圧 $V_{out1}$ と第6電圧 $V_5$ （グラウンド電位）との間の電圧を使用している。したがって、液晶表示装置LCDの駆動時に生じる消費電力 $P$ は、液晶表示素子の充放電駆動等に伴う電流を $I_{out}$ とすると、 $P = V_{out1} \times I_{out}$ となる。即ち、第1チャージポンプ回路CHP1での昇圧倍率（図10の場合は、6倍）が高くな



るにしたがって、消費電力は比例して増加してしまう。

#### 【0015】

また、交流化サイクルの1フレーム内でみれば、選択されていない液晶表示画面には、図11からも明らかなように、昇圧倍率を高くする場合でも、必要な電圧振幅は第1出力電圧V0～第3出力電圧V2あるいは第4出力電圧V3～第6電圧V5のように小さい値で済む。このような液晶表示装置LCDの交流化駆動に着目して、1つの昇圧回路（チャージポンプ回路、コッククロフトウオルトン回路）の最終昇圧段の出力電源電圧の他に、その昇圧回路の中間昇圧段の電圧を出力電源電圧として取り出す。そして、最終昇圧段の出力電源電圧及び中間昇圧段の電圧を利用することにより、消費電力を減少するように構成したものも知られている（特許文献1、2）。

#### 【0016】

##### 【特許文献1】

特開2001-75536号公報

##### 【特許文献2】

特開2001-4976号公報

#### 【0017】

##### 【発明が解決しようとする課題】

しかし、従来の特許文献1、2のものでは、多段に直列接続された昇圧ユニットから昇圧回路が構成され、最終段の出力電源電圧とともに、その中間昇圧段の電圧を利用する。したがって、各々の電圧を予定された値で出力することが困難である。また、その中間昇圧段に電流を吸収させる動作が適切に行えない恐れもある。

#### 【0018】

そこで、本発明は、交流化駆動されるマトリクス型液晶表示装置等の表示装置の駆動用電源装置において、その表示駆動に伴う消費電力を低減するとともに、表示動作を安定して行うことができる表示装置の駆動用電源装置、及びその電源装置を用いた表示装置を提供することを目的とする。

#### 【0019】

**【課題を解決するための手段】**

請求項 1 の表示装置の駆動用電源装置は、電源電圧  $V_{cc}$  を昇圧して第 1 出力電源電圧  $V_{out1}$  を発生する第 1 電圧変換回路  $CHP1$  と、前記第 1 出力電源電圧  $V_{out1}$  に基づいて、この第 1 出力電源電圧  $V_{out1}$  より低く且つ順次低くなる、高電圧側の複数の出力電圧  $V_0 \sim V_2$  を発生する複数のバッファ回路  $B_0 \sim B_2$  と、低電圧側の複数の出力電圧  $V_3$ 、 $V_4$  を発生する複数のバッファ回路  $B_3$ 、 $B_4$  とを有する表示装置の駆動用電源装置において、

前記高電圧側の最も高い出力電圧  $V_0$  を降圧して、前記高電圧側の最も低い出力電圧  $V_2$  より低く前記低電圧側の最も高い出力電圧  $V_3$  より高い第 2 出力電源電圧  $V_{out2}$  を出力する第 2 電圧変換回路  $CHP2$  と、前記電源電圧  $V_{cc}$  を昇圧して、前記高電圧側の最も低い出力電圧  $V_2$  より低く前記低電圧側の最も高い出力電圧  $V_3$  より高い第 3 出力電源電圧  $V_{out3}$  を出力する第 3 電圧変換回路  $CHP3$  とを備え、

前記高電圧側の最も高い出力電圧  $V_0$  を出力するバッファ回路  $B_0$  は、前記第 1 出力電源電圧  $V_{out1}$  と基準電圧  $V_{gnd}$  を動作電源とし、前記高電圧側の他のバッファ回路  $B_1$ 、 $B_2$  は、前記第 1 出力電源電圧  $V_{out1}$  もしくは前記第 1 出力電圧  $V_0$  と前記第 2 出力電源電圧  $V_{out2}$  とを動作電源とし、前記低電圧側のバッファ回路  $B_3$ 、 $B_4$  は、前記第 3 出力電源電圧  $V_{out3}$  と前記基準電圧  $V_{gnd}$  を動作電源とすることを特徴とする。

**【0020】**

請求項 2 の表示装置の駆動用電源装置は、電源電圧  $V_{cc}$  を昇圧して第 1 出力電源電圧  $V_{out1}$  を発生する第 1 電圧変換回路  $CHP1$  と、前記第 1 出力電源電圧  $V_{out1}$  を降圧して第 2 出力電源電圧  $V_{out2}$  を発生する第 2 電圧変換回路  $CHP2$  と、前記電源電圧  $V_{cc}$  を昇圧して前記第 2 出力電源電圧  $V_{out2}$  よりも低い第 3 出力電源電圧  $V_{out3}$  を発生する第 3 電圧変換回路  $CHP3$  と、これら第 1 出力電源電圧  $V_{out1}$  乃至第 3 出力電源電圧  $V_{out3}$  を用いてそれぞれ出力電圧  $V_0 \sim V_4$  を発生する複数のバッファ回路  $B_1 \sim B_4$  と、を備え、

前記複数の出力電圧  $V_0 \sim V_4$  の内の最も高い出力電圧  $V_0$  を出力するための



第 1 のバッファ回路 B 0 は、前記第 1 出力電源電圧 V o u t 1 と基準電圧 V g n d を動作電源とし、前記複数の出力電圧 V 0 ～ V 4 の内の中間の出力電圧 V 1、V 2 を出力するための第 2 のバッファ回路 B 1、B 2、B 3 の少なくとも 1 つは、前記第 1 出力電源電圧 V o u t 1 もしくは前記最も高い出力電圧 V 0 と前記第 2 出力電源電圧 V o u t 2 とを動作電源とし、前記複数の出力電圧 V 0 ～ V 4 の内の最も低い出力電圧 V 4 を出力するための第 3 のバッファ回路 B 4 は、前記第 3 出力電源電圧 V o u t 3 と基準電圧 V g n d を動作電源とすることを特徴とする。

#### 【 0 0 2 1 】

請求項 3 の表示装置は、マトリックス型表示装置と、該表示装置のコモン側を駆動するコモンドライバと、前記表示装置のセグメント側を駆動するセグメントドライバとを備えた表示装置であって、

前記コモンドライバ及び前記セグメントドライバの電源装置として請求項 2 に記載の電源装置を用いたことを特徴とする。

#### 【 0 0 2 2 】

##### 【発明の実施の形態】

以下、本発明の液晶表示装置駆動用電源装置、及びその電源装置を用いた表示装置の実施の形態について、図を参照して説明する。

#### 【 0 0 2 3 】

図 1 は、本発明の実施の形態に係る液晶表示装置駆動用電源装置の構成を示す図である。図 2 ( a ) ～ ( c ) は、本発明に用いる高電圧側のバッファ回路 B 0 ～ B 2 の構成を示す図であり、図 3 ( a )、( b ) は、本発明に用いる低電圧側のバッファ回路 B 3、B 4 の構成を示す図である。また、図 4 ～図 9 は、本発明に用いる電圧変換回路としてのチャージポンプ回路 C H P 1 ～ C H P 3 の構成図及びその動作説明図である。

#### 【 0 0 2 4 】

図 1 において、電圧変換回路として、従来の図 1 0 の第 1 チャージポンプ回路 C H P 1 の他に、第 2 チャージポンプ回路 C H P 2 及び第 3 チャージポンプ回路 C H P 3 を設けている。また、バッファ回路 B 1 ～ B 4 に供給される動作電源が



図10と異なっている。その他の構成は、図10と同様である。

#### 【0025】

第2チャージポンプ回路CHP2は、第1出力電圧 $V_0$  (15V)が入力され、第3出力電圧 $V_2$  (12V)より低く第4出力電圧 $V_3$  (3V)より高い値の第2出力電源電圧 $V_{out2}$  (9V)を出力する。このチャージポンプ動作のために、クロック信号 $clk$ と、クロックレベルとなる電源電圧 $V_{cc}$ も入力される。この第2出力電源電圧 $V_{out2}$ は、 $V_0 - V_{cc} \times 2$ 、となる。コンデンサ $C_2$ は、平滑用のコンデンサである。

#### 【0026】

また、第3チャージポンプ回路CHP3は、電源電圧 $V_{cc}$  (3V)が入力され、第2出力電源電圧 $V_{out2}$  (9V)より低く第4出力電圧 $V_3$  (3V)より高い値の第3出力電源電圧 $V_{out3}$  (6V)を出力する。コンデンサ $C_2$ は、平滑用のコンデンサである。

#### 【0027】

第2バッファ回路B1及び第3バッファ回路B2は、その動作電源として、第1出力電圧 $V_0$ と第2出力電源電圧 $V_{out2}$ が用いられる。また、第4バッファ回路B3及び第5バッファ回路B4は、その動作電源として、第3出力電源電圧 $V_{out3}$ と第6電圧 $V_5$ とが用いられる。

#### 【0028】

これらバッファ回路B1～B4に供給される動作電源は、交流化サイクルのいずれにおいても、必要な電圧振幅 ( $V_0 \sim V_2$ あるいは $V_3 \sim V_5$ )を十分にカバーしているから、その動作に何らの支障もない。また、それらの動作電圧は、第1チャージポンプ回路CHP1の他、第2チャージポンプ回路CH2、第3チャージポンプ回路CH3により、それぞれ供給されるから、バッファ回路B0～B4の動作が安定して行える。

#### 【0029】

図2(a)は、第1バッファ回路B0の構成を示す図である。第1バッファ回路B0は、第1出力電源電圧 $V_{out1}$ と第1出力電圧 $V_0$ 間にP型の第1MOSトランジスタ $Q_{11}$ を設けるとともに、第1出力電圧 $V_0$ とグランド間に微弱

な電流（例えば、 $1\mu\text{A}$ 程度）の電流を流す定電流源  $I_{11}$  を設けている。この定電流源  $I_{11}$  は、バッファ回路動作を安定させるためのものであり、他のバッファ回路において用いられる定電流源も同様である。そして、第1基準電圧  $V_{0r}$  と第1出力電圧  $V_0$  を入力し、第1 MOS トランジスタ  $Q_{11}$  への制御信号を出力する第1演算増幅器（以下、オペアンプ） $OP_{11}$  を有している。この第1バッファ回路  $B_0$  からは第1 MOS トランジスタ  $Q_{11}$  を介して電流が流出するが、第1出力電圧  $V_0$  が第1基準電圧  $V_{0r}$  に等しくなるように、第1 MOS トランジスタ  $Q_{11}$  が制御される。

#### 【0030】

図2（b）は、第2バッファ回路  $B_1$  の構成を示す図である。第2バッファ回路  $B_1$  は、第1出力電圧  $V_0$  と第2出力電源電圧  $V_{out2}$  間に、P型の第2 MOS トランジスタ  $Q_{12}$  及びN型の第3 トランジスタ  $Q_{13}$  を直列に接続し、その直列接続点から第2出力電圧  $V_1$  を出力する。 $I_{12}$ 、 $I_{13}$  は、定電流源である。第2基準電圧  $V_{1r}$  と第2出力電圧  $V_1$  を入力し、第2 MOS トランジスタ  $Q_{12}$  への制御信号を出力する第2オペアンプ  $OP_{13}$  と、第2基準電圧  $V_{1r}$  と第2出力電圧  $V_1$  を入力し、第3 MOS トランジスタ  $Q_{13}$  への制御信号を出力する第3オペアンプ  $OP_{13}$  とを有している。この第2バッファ回路  $B_1$  からは第2 MOS トランジスタ  $Q_{12}$  を介して電流が流出し、また第3 MOS トランジスタ  $Q_{13}$  を介して電流が流入するが、第2出力電圧  $V_1$  が第2基準電圧  $V_{1r}$  に等しくなるように、第2、第3 MOS トランジスタ  $Q_{12}$ 、 $Q_{13}$  が制御される。

#### 【0031】

図2（c）は、第3バッファ回路  $B_2$  の構成を示す図である。第3バッファ回路  $B_2$  は、第3出力電圧  $V_2$  と第2出力電源電圧  $V_{out2}$  間にN型の第4 MOS トランジスタ  $Q_{14}$  を設けている。 $I_{14}$  は、定電流源である。第3基準電圧  $V_{2r}$  と第3出力電圧  $V_2$  を入力し、第4 MOS トランジスタ  $Q_{14}$  への制御信号を出力する第4オペアンプ  $OP_{14}$  を有している。この第3バッファ回路  $B_2$  からは第4 MOS トランジスタ  $Q_{14}$  を介して電流が流出するが、第3出力電圧  $V_2$  が第3基準電圧  $V_{2r}$  に等しくなるように、第4 MOS トランジスタ  $Q_{14}$

が制御される。

#### 【0032】

図3(a)は、第4バッファ回路B3の構成を示す図である。第4バッファ回路B3は、第3出力電源電圧 $V_{out3}$ と第4出力電圧 $V3$ 間にP型の第5MOSトランジスタ $Q15$ を設けている。 $I15$ は、定電流源である。そして、第4基準電圧 $V3r$ と第4出力電圧 $V3$ を入力し、第5MOSトランジスタ $Q15$ への制御信号を出力する第5オペアンプ $OP15$ を有している。この第4バッファ回路B3からは第5MOSトランジスタ $Q15$ を介して電流が流出するが、第4出力電圧 $V3$ が第4基準電圧 $V3r$ に等しくなるように、第5MOSトランジスタ $Q15$ が制御される。

#### 【0033】

図3(b)は、第5バッファ回路B4の構成を示す図である。第5バッファ回路B4は、第3出力電源電圧 $V_{out3}$ と第6電圧 $V5$ （グランド電位）との間に、P型の第6MOSトランジスタ $Q16$ 及びN型の第7トランジスタ $Q17$ を直列に接続し、その直列接続点から第5出力電圧 $V4$ を出力する。 $I16$ 、 $I17$ は、定電流源である。第5基準電圧 $V4r$ と第5出力電圧 $V4$ を入力し、第6MOSトランジスタ $Q16$ への制御信号を出力する第6オペアンプ $OP16$ と、第5基準電圧 $V4r$ と第5出力電圧 $V4$ を入力し、第7MOSトランジスタ $Q17$ への制御信号を出力する第7オペアンプ $OP17$ とを有している。この第5バッファ回路B4からは第6MOSトランジスタ $Q16$ を介して電流が流出し、また第7MOSトランジスタ $Q17$ を介して電流が流入するが、第5出力電圧 $V4$ が第5基準電圧 $V4r$ に等しくなるように、第6、第7MOSトランジスタ $Q16$ 、 $Q17$ が制御される。

#### 【0034】

図4及び図5は、第1チャージポンプ回路 $CHP1$ の構成図及びその動作説明図である。図4において、P型MOSトランジスタ $Q21 \sim Q26$ が直列に接続され、その入力側に電源電圧 $V_{cc}$ が供給される。これら、MOSトランジスタ $Q21 \sim Q26$ の入力端側に、コンデンサ $C21 \sim C26$ の一端が接続される。コンデンサ $C21$ の他端は、グランドに接続され、コンデンサ $C22 \sim C26$ の

他端には二相クロック  $\phi 3$ 、 $\phi 4$  が供給される。そして、その出力側から第 1 出力電源電圧  $V_{out1}$  が出力され、また、第 1 出力電流  $I_{out1}$  が出力される。

#### 【0035】

クロック発生器 CG1 は、クロック信号  $clk$  と、電源電圧  $V_{cc}$  と、第 1 出力電源電圧  $V_{out1}$  が入力され、図 5 に示されるような同期している第 1 ～第 4 クロック  $\phi 1 \sim \phi 4$  を出力する。第 1 クロック  $\phi 1$  と第 2 クロック  $\phi 2$  は、相補型の二相クロックであり、グランド電位  $V_{gnd}$  と第 1 出力電源電圧  $V_{out1}$  との間で変化する。この第 1 クロック  $\phi 1$  は、奇数番目の MOS トランジスタ Q21、Q23、Q25 のゲートに供給され、第 2 クロック  $\phi 2$  は、偶数番目の MOS トランジスタ Q22、Q24、Q26 のゲートに供給され、それらのオン・オフを制御する。

#### 【0036】

また、第 3 クロック  $\phi 3$  と第 4 クロック  $\phi 4$  は、やはり相補型の二相クロックであり、グランド電位  $V_{gnd}$  と電源電圧  $V_{cc}$  との間で変化する。第 3 クロック  $\phi 3$  が、偶数番目のコンデンサ C22、C24、C26 の他端に供給され、第 4 クロック  $\phi 4$  が、奇数番目のコンデンサ C23、C25 の他端に供給される。この第 3、第 4 クロック  $\phi 3$ 、 $\phi 4$  の振幅 ( $V_{cc} - V_{gnd}$ ) が、各チャージポンプユニットの昇圧電圧となる。

#### 【0037】

図 6 及び図 7 は、第 2 チャージポンプ回路 CHP2 の構成図及びその動作説明図である。図 6 において、P 型 MOS トランジスタ 31 ～ Q33 が直列に接続され、その入力側に第 1 出力電圧  $V_0$  が供給される。これら、MOS トランジスタ Q31 ～ Q33 の入力端側に、コンデンサ C31 ～ C33 の一端が接続される。コンデンサ C31 の他端は、グランドに接続され、コンデンサ C32、C33 の他端には二相クロック  $\phi 3$ 、 $\phi 4$  が供給される。そして、その出力側から第 2 出力電源電圧  $V_{out2}$  が出力され、また、第 2 出力電流  $I_{out2}$  が入力（流入）される。第 2 出力電源電圧  $V_{out2}$  は、第 1 出力電圧  $V_0$  より低い ( $V_{out2} = V_0 - V_{cc} \times 2$ ) であるから、第 2 チャージポンプ回路 CHP2 は降圧

動作を行う。なお、第1、第2クロック $\phi 1$ 、 $\phi 2$ を、グラウンド電位 $V_{gnd}$ と第1出力電源電圧 $V_{out1}$ との間で変化するようにしてもよい。この場合には、クロック発生器CG2に第1出力電源電圧 $V_{out1}$ も入力することになる。

#### 【0038】

クロック発生器CG2は、クロック信号 $clk$ と、電圧ステップ幅を決めるための電源電圧 $V_{cc}$ と、第1出力電圧 $V_0$ が入力され、図7に示されるような同期している第1～第4クロック $\phi 1 \sim \phi 4$ を出力する。第1クロック $\phi 1$ と第2クロック $\phi 2$ は、相補型の二相クロックであり、グラウンド電位 $V_{gnd}$ と第1出力電圧 $V_0$ との間で変化する。この第1クロック $\phi 1$ は、奇数番目のMOSトランジスタQ31、Q33のゲートに供給され、第2クロック $\phi 2$ は、偶数番目のMOSトランジスタQ32のゲートに供給され、それらのオン・オフを制御する。

#### 【0039】

また、第3クロック $\phi 3$ と第4クロック $\phi 4$ は、やはり相補型の二相クロックであり、グラウンド電位 $V_{gnd}$ と電源電圧 $V_{cc}$ との間で変化する。第3クロック $\phi 3$ が、偶数番目のコンデンサC32の他端に供給され、第4クロック $\phi 4$ が、奇数番目のコンデンサC33の他端に供給される。この第3、第4クロック $\phi 3$ 、 $\phi 4$ の振幅( $V_{cc} - V_{gnd}$ )が、各チャージポンプユニットの降圧(昇圧)電圧となる。

#### 【0040】

この第2チャージポンプ回路CHP2の出力側に接続されたコンデンサC2には、第2バッファ回路B1及び第3バッファ回路B2からの電流が流入する。この電流の流入により、コンデンサC2の充電電圧が、第2出力電源電圧 $V_{out2}$ の所定値(9V)を越えて高くなる場合には、チャージポンプ回路CHP2は昇圧動作を行うようになる。このとき、コンデンサC2に充電されたエネルギーは、チャージポンプ回路CHP2の入力側に向けて帰還されるようになる。

#### 【0041】

図8及び図9は、チャージポンプ回路CHP3の構成図及びその動作説明図である。図8において、P型MOSトランジスタQ41、Q42が直列に接続され



、その入力側に電源電圧  $V_{cc}$  が供給される。これら、MOS トランジスタ  $Q_{41}$ 、 $Q_{42}$  の入力端側に、コンデンサ  $C_{41}$ 、 $C_{42}$  の一端が接続される。コンデンサ  $C_{41}$  の他端は、グラウンドに接続され、コンデンサ  $C_{42}$  の他端には二相クロック  $\phi_3$  が供給される。そして、その出力側から第3出力電源電圧  $V_{out3}$  が出力され、また、第3出力電流  $I_{out3}$  が出力される。

#### 【0042】

クロック発生器  $CG_3$  は、クロック信号  $clk$  と、電源電圧  $V_{cc}$  と、第3出力電源電圧  $V_{out3}$  が入力され、図9に示されるような同期している第1～第4クロック  $\phi_1 \sim \phi_4$  を出力する。なお、昇圧ユニットが2段なので、第4クロック  $\phi_4$  は、使用されない。第1クロック  $\phi_1$  と第2クロック  $\phi_2$  は、相補型の二相クロックであり、グラウンド電位  $V_{gnd}$  と第3出力電源電圧  $V_{out3}$  との間で変化する。この第1クロック  $\phi_1$  は、奇数番目のMOS トランジスタ  $Q_{41}$  のゲートに供給され、第2クロック  $\phi_2$  は、偶数番目のMOS トランジスタ  $Q_{42}$  のゲートに供給され、それらのオン・オフを制御する。

#### 【0043】

また、第3クロック  $\phi_3$  と第4クロック  $\phi_4$  は、やはり相補型の二相クロックであり、グラウンド電位  $V_{gnd}$  と電源電圧  $V_{cc}$  との間で変化する。第3クロック  $\phi_3$  が、偶数番目のコンデンサ  $C_{42}$  の他端に供給される。この第3、第4クロック  $\phi_3$ 、 $\phi_4$  の振幅 ( $V_{cc} - V_{gnd}$ ) が、各チャージポンプユニットの昇圧電圧となる。

#### 【0044】

以上のように構成される本発明の液晶表示装置の駆動用電源装置の動作を、図11をも参照して説明する。

#### 【0045】

奇数フレームにおいては、走査時に、選択されているコモン電極  $COM_j$  には第1出力電圧  $V_0$  が印加され、選択されていないコモン電極  $COM_1 \sim COM_n$  (ただし、 $COM_j$  は除く) には第5出力電圧  $V_4$  が印加される。一方、セグメント電極  $SEG_1 \sim SEG_m$  には、選択されているコモン電極に対応した表示信号に応じて第4出力電圧  $V_3$  あるいは第6電圧  $V_5$  が印加される。

## 【0046】

コモン電極COM<sub>j</sub>とセグメント電極SEG<sub>k</sub>とにより選択されている液晶表示画素には、第1出力電圧V<sub>0</sub>と第4出力電圧V<sub>3</sub>あるいは第6電圧V<sub>5</sub>間の大きな電圧が印加される。しかし、選択されていない液晶表示画素には、第5出力電圧V<sub>4</sub>と第4出力電圧V<sub>3</sub>あるいは第6電圧V<sub>5</sub>間の小さな電圧が印加される。この選択されていない液晶表示画素の数は、通常、選択されている液晶表示画素の数よりも著しく多い。液晶表示画素は、コンデンサ負荷と見なせるから、その充放電に伴う電力消費が発生する。

## 【0047】

本発明では、第4出力電圧V<sub>3</sub>、第5出力電圧V<sub>4</sub>を発生する第4バッファ回路B<sub>3</sub>、第5バッファ回路B<sub>4</sub>の動作電源に、第3チャージポンプ回路CHP<sub>3</sub>で発生させた第3出力電源電圧V<sub>out3</sub>を用いている。この第3出力電源電圧V<sub>out3</sub>は、第4バッファ回路B<sub>3</sub>、第5バッファ回路B<sub>4</sub>の動作に必要なとする電圧よりは十分に大きく、かつ従来の第1出力電源電圧V<sub>out1</sub>に比べれば遙かに小さい。

## 【0048】

即ち、電力消費は、印加される電圧V<sub>out3</sub>と各バッファ回路に流れる電流との積による。この流れる電流は、印加される電圧が従来のように第1出力電源電圧V<sub>out1</sub>でも、本発明のように第3出力電源電圧V<sub>out3</sub>でも同じである。つまり、液晶表示画素のコンデンサ負荷がある極性の所定電圧の充電状態から放電され、逆の極性の所定の電圧に充電されるまで流れる。したがって、昇降圧回路が従来に比べて増加するものの、電力消費は、印加される電圧がより低い第3出力電源電圧V<sub>out3</sub>であるため、従来に比べて低減される。また、オペアンプOP<sub>15</sub>、OP<sub>16</sub>、OP<sub>17</sub>や、定電流源I<sub>15</sub>、I<sub>16</sub>、I<sub>17</sub>等は、より低い第3出力電源電圧V<sub>out3</sub>で動作するため、それらによる電力消費も小さくなる。

## 【0049】

偶数フレームにおいては、走査時に、選択されているコモン電極COM<sub>j</sub>には第6電圧V<sub>5</sub>が印加され、選択されていないコモン電極COM<sub>1</sub>～COM<sub>n</sub>（た

だし、COM j は除く) には第 2 出力電圧  $V_1$  が印加される。一方、セグメント電極 SEG 1 ~ SEG m には、選択されているコモン電極に対応した表示信号に応じて第 1 出力電圧  $V_0$  あるいは第 3 出力電圧  $V_2$  が印加される。

#### 【0050】

コモン電極 COM j とセグメント電極 SEG k とにより選択されている液晶表示画素には、第 6 電圧  $V_5$  と第 1 出力電圧  $V_0$  あるいは第 3 出力電圧  $V_2$  間の大きな電圧が印加される。しかし、選択されていない液晶表示画素には、第 2 出力電圧  $V_1$  と第 1 出力電圧  $V_0$  あるいは第 3 出力電圧  $V_2$  間の小さな電圧が印加される。この場合にも、液晶表示画素のコンデンサ負荷への充放電に伴う電力消費が発生する。

#### 【0051】

本発明では、第 1 出力電圧  $V_0$  を発生する第 1 バッファ回路 B 0 の動作電源に、第 1 チャージポンプ回路 CHP 1 で発生させた第 1 出力電源電圧  $V_{out1}$  を用いている。また、第 2 出力電圧  $V_1$ 、第 3 出力電圧  $V_2$  を発生する第 2 バッファ回路 B 1、第 3 バッファ回路 B 2 の動作電源に、高電圧側電圧として第 1 出力電圧  $V_0$ 、低電圧側電圧として第 1 出力電圧  $V_0$  から第 2 チャージポンプ回路 CHP 2 で発生させた第 2 出力電源電圧  $V_{out2}$  を用いている。この第 2 出力電源電圧  $V_{out2}$  は、第 2 バッファ回路 B 1、第 3 バッファ回路 B 2 の動作に必要なとする電圧よりは十分に小さい。

#### 【0052】

この場合の電力消費は、まず、印加される第 1 出力電源電圧  $V_{out1}$  と第 2 出力電源電圧  $V_{out2}$  間の電圧を流れる電流との積による。この流れる電流は、印加される電圧が、従来のように第 1 出力電源電圧  $V_{out1}$  の電圧であっても、本発明のように第 1 出力電圧  $V_0$  と第 2 出力電源電圧  $V_{out2}$  間の電圧であっても、同じである。この電流がやはり、液晶表示画素のコンデンサ負荷がある極性の所定電圧の充電状態から放電され、逆の極性の所定の電圧に充電されるまで流れる。したがって、電力消費は、印加される電圧が第 1 出力電圧  $V_0$  と第 2 出力電源電圧  $V_{out2}$  間の電圧であり従来に比べてより低いから、従来に比べて低減される。

## 【0053】

なお、第1出力電圧 $V_0$ は、第1バッファ回路 $B_0$ において、第1出力電源電圧 $V_{out1}$ から生成されるから、消費電力としては、第1バッファ回路 $B_0$ における消費分を考慮する必要がある。しかし、この消費分を考慮しても、本発明における消費電力が、従来のものに比べて小さくなることには代わりがない。

## 【0054】

さらに、液晶表示画素のコンデンサ負荷を充電及び放電する際に流れる電流は、第2チャージポンプ回路 $CHP_2$ の出力側に設けられているコンデンサ $C_2$ に流入する。したがって、コンデンサ $C_2$ は、液晶表示画素を充放電するに伴って充電され、その充電電圧は上昇する。

## 【0055】

コンデンサ $C_2$ の充電電圧が、第2出力電源電圧 $V_{out2}$ の所定値（9V）よりも高くなると、第2チャージポンプ回路 $CHP_2$ はそれまでの降圧動作から、見かけ上昇圧動作のように作用する。即ち、図6を参照すると、第2チャージポンプ回路 $CHP_2$ は、出力側の所定値より高くなった第2出力電源電圧 $V_{out2}$ が、MOSトランジスタ $Q_{33} \sim Q_{31}$ 、コンデンサ $C_{33} \sim C_{31}$ による昇圧動作により昇圧される。この昇圧動作により、コンデンサ $C_{31}$ の充電電圧、即ち第1出力電圧 $V_0$ を上昇させる方向に動作し、第2チャージポンプ回路 $CHP_2$ の出力側から、その入力側に電力が帰還される。

## 【0056】

この第1出力電圧 $V_0$ は、フレームの奇数、偶数に関係なく、選択されている液晶表示画素に供給されたり、偶数フレーム時に選択されている液晶表示画素に供給されたりするから、第1出力電圧 $V_0$ が実際に所定値より上昇することは通常はない。

## 【0057】

このように、第2チャージポンプ回路 $CHP_2$ の出力側からその入力側に電力が帰還されることにより、本発明ではさらに有効に消費電力を低減することができる。

## 【0058】

なお、電圧増幅器 A 1 や分圧抵抗器 R 0 ~ R 4 等での電力消費は、従来のものと同様である。

#### 【0059】

以上のように本発明においては、従来のものとは明確に異なる特有の電源回路構成とすることにより、全体としての消費電力が従来のものに比して著しく低減することができる。

#### 【0060】

また、以上の説明では、第 2 バッファ回路 B 1 及び第 3 バッファ回路 B 2 の高電圧側の電圧として第 1 出力電圧 V 0 を使用しているが、これに代えて第 1 出力電源電圧 V o u t 1 を使用しても良い。この場合には、図 1 において、破線で示すような接続構成に変更することになる。

#### 【0061】

また、本発明では、第 1 出力電圧 V 0 ~ 第 5 出力電圧 V 4、基準電圧（第 6 電圧 V 5）を用いた例のみを説明したが、必要に応じて電圧レベルを増減してもよい。また、液晶表示装置について説明したが、他のマトリクス型表示装置の電源として使用しても良い。

#### 【0062】

なお、本発明は、特許請求の範囲に記載された他、さらに次のように種々の形態で実施することができる。即ち、

#### 【0063】

液晶表示装置駆動用電源装置は、電源電圧 V c c を昇圧して第 1 出力電源電圧 V o u t 1 を発生する第 1 電圧変換回路 C H P 1 と、前記第 1 出力電源電圧 V o u t 1 に基づいて、この第 1 出力電源電圧 V o u t 1 より小さく、且つ順次小さくなる第 1 基準電圧 V 0 r、第 2 基準電圧 V 1 r、第 3 基準電圧 V 2 r、第 4 基準電圧 V 3 r、第 5 基準電圧 V 4 r、第 6 電圧 V 5 を発生する基準電圧発生回路と、前記第 1 基準電圧 V 0 r が入力され、第 1 出力電圧 V 0 を出力する第 1 バッファ回路 B 0 と、前記第 2 基準電圧 V 1 r が入力され、第 2 出力電圧 V 1 を出力する第 2 バッファ回路 B 1 と、前記第 3 基準電圧 V 2 r が入力され、第 3 出力電圧 V 2 を出力する第 3 バッファ回路 B 2 と、前記第 4 基準電圧 V 3 r が入力され

、第4出力電圧 $V_3$ を出力する第4バッファ回路 $B_3$ と、前記第5基準電圧 $V_{4r}$ が入力され、第5出力電圧 $V_4$ を出力する第5バッファ回路 $B_4$ と、を有する液晶表示装置駆動用電源装置において、前記第1出力電圧 $V_0$ が入力され、この第1出力電圧 $V_0$ を降圧して前記第3出力電圧 $V_2$ より低く前記第4出力電圧 $V_3$ より高い第2出力電源電圧 $V_{out2}$ を出力する第2電圧変換回路 $CHP_2$ と、前記電源電圧 $V_{cc}$ を昇圧して、前記第3出力電圧 $V_2$ より低く前記第4出力電圧 $V_3$ より高い第3出力電源電圧 $V_{out3}$ を出力する第3電圧変換回路 $CHP_3$ とを備え、前記第1バッファ回路 $B_0$ は、前記第1出力電源電圧 $V_{out1}$ を動作電源とし、前記第2バッファ回路 $B_1$ は、前記第1出力電源電圧 $V_{out1}$ もしくは前記第1出力電圧 $V_0$ と前記第2出力電源電圧 $V_{out2}$ とを動作電源とし、前記第3バッファ回路 $B_2$ は、前記第2出力電源電圧 $V_{out2}$ を動作電源とし、前記第4バッファ回路 $B_3$ は、前記第3出力電源電圧 $V_{out3}$ を動作電源とし、前記第5バッファ回路 $B_4$ は、前記第3出力電源電圧 $V_{out3}$ と前記第6電圧 $V_5$ とを動作電源とする。

#### 【0064】

第2電圧変換回路 $CHP_2$ は、チャージポンプ型降圧回路で構成する。さらに、第1電圧変換回路 $CHP_1$ 、第3電圧変換回路 $CHP_3$ は、チャージポンプ型昇圧回路で構成する。第2出力電源電圧 $V_{out2}$ は、第3出力電源電圧 $V_{out3}$ より、高い電圧とする。

#### 【0065】

また、第1バッファ回路 $B_0$ は、第1出力電源電圧 $V_{out1}$ と第1出力電圧 $V_0$ 間に第1MOSトランジスタ $Q_{11}$ を設けるとともに、第1基準電圧 $V_{0r}$ と第1出力電圧 $V_0$ を入力し、第1MOSトランジスタへの制御信号を出力する第1オペアンプ $OP_{11}$ を有する。

#### 【0066】

また、第2バッファ回路 $B_1$ は、第1出力電源電圧 $V_{out1}$ もしくは第1出力電圧 $V_0$ と第2出力電源電圧 $V_{out2}$ 間に、第2MOSトランジスタ $Q_{12}$ 及び第3トランジスタ $Q_{13}$ を直列に接続し、その直列接続点から第2出力電圧 $V_1$ を出力するとともに、第2基準電圧 $V_{1r}$ と第2出力電圧 $V_1$ を入力し、第

2 MOS トランジスタ Q 1 2 への制御信号を出力する第 2 オペアンプ O P 1 2 と、第 2 基準電圧 V 1 r と第 2 出力電圧 V 1 を入力し、第 3 MOS トランジスタ Q 1 3 への制御信号を出力する第 3 オペアンプ O P 1 3 とを有する。

【0067】

また、第 3 バッファ回路 B 2 は、第 3 出力電圧 V 2 と第 2 出力電源電圧 V o u t 2 間に第 4 MOS トランジスタ Q 1 4 を設けるとともに、第 3 基準電圧 V 2 r と第 3 出力電圧 V 2 を入力し、第 4 MOS トランジスタ Q 1 4 への制御信号を出力する第 4 オペアンプ O P 1 4 を有する。

【0068】

また、第 4 バッファ回路 B 3 は、第 3 出力電源電圧 V o u t 3 と第 4 出力電圧 V 3 間に第 5 MOS トランジスタ Q 1 5 を設けるとともに、第 4 基準電圧 V 3 r と第 4 出力電圧 V 3 を入力し、第 5 MOS トランジスタ Q 1 5 への制御信号を出力する第 5 オペアンプ O P 1 5 を有する。

【0069】

また、第 5 バッファ回路 B 4 は、第 3 出力電源電圧 V o u t 3 と第 6 電圧 V 5 間に、第 6 MOS トランジスタ Q 1 6 及び第 7 トランジスタ Q 1 7 を直列に接続し、その直列接続点から第 5 出力電圧 V 4 を出力するとともに、第 5 基準電圧 V 4 r と第 5 出力電圧 V 4 を入力し、第 6 MOS トランジスタ Q 1 6 への制御信号を出力する第 6 オペアンプ O P 1 6 と、第 5 基準電圧 V 4 r と第 5 出力電圧 V 4 を入力し、第 7 MOS トランジスタ Q 1 7 への制御信号を出力する第 7 オペアンプ O P 1 7 とを有する。

【0070】

【発明の効果】

本発明によれば、交流化駆動されるマトリクス型液晶表示装置駆動用電源装置において、第 1 電圧変換回路とともに、第 2 電圧変換回路及び第 3 電圧変換回路を設けて、各種の電圧を出力する複数のバッファ回路の動作電圧を、交流化サイクルに必要な電圧振幅範囲を高電圧側及び低電圧側に、適合させる。これにより、その表示駆動に伴う消費電力を低減するとともに、表示動作を安定して行うことができる。

**【 0 0 7 1 】**

さらに、第 2 電圧変換回路は、高電圧側の出力電圧から降圧して、第 2 出力電源電圧を形成するから、さらに有効に消費電力を低減することができる。

**【図面の簡単な説明】****【図 1】**

本発明の実施の形態に係る液晶表示装置駆動用電源装置の構成図。

**【図 2】**

本発明に用いる第 1 ～第 3 バッファ回路 B 0 ～ B 2 の構成図。

**【図 3】**

本発明に用いる第 4、第 5 バッファ回路 B 3、B 4 の構成図。

**【図 4】**

本発明に用いる第 1 チャージポンプ回路 C H P 1 の構成図。

**【図 5】**

第 1 チャージポンプ回路 C H P 1 の動作説明図。

**【図 6】**

本発明に用いる第 2 チャージポンプ回路 C H P 2 の構成図。

**【図 7】**

第 2 チャージポンプ回路 C H P 2 の動作説明図。

**【図 8】**

本発明に用いる第 3 チャージポンプ回路 C H P 3 の構成図。

**【図 9】**

第 3 チャージポンプ回路 C H P 3 の動作説明図。

**【図 1 0】**

従来の液晶表示装置駆動用電源装置の構成図。

**【図 1 1】**

液晶駆動波形の例を示す図。

**【符号の説明】**

L C D 液晶表示装置


C H P 1 第 1 チャージポンプ回路




CHP 2 第 2 チャージポンプ回路  
CHP 3 第 3 チャージポンプ回路  
C 1、C 2、C 3 平滑コンデンサ  
A 1 電圧増幅器  
R 0 ~ R 4 分圧抵抗器  
B 0 ~ B 4 バッファ回路  
V c c 電源電圧  
c l k クロック信号  
V o u t 1 ~ V o u t 3 第 1 ~ 第 3 出力電源電圧  
V 0 r ~ V 4 r 第 1 ~ 第 5 基準電圧  
V 0 ~ V 5 第 1 ~ 第 5 出力電圧  
O P 1 1 ~ O P 1 7 第 1 ~ 第 7 オペアンプ  
Q 1 1 ~ Q 3 3 M O S トランジスタ  
I 1 ~ I 1 7 定電流源  
C G 1 ~ C G 3 クロック発生器  
 $\phi$  1 ~  $\phi$  4 クロック

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】



【図 10】



【図 11】





【書類名】 要約書

【要約】

【課題】 交流化駆動されるマトリクス型液晶表示装置駆動用電源装置において、その表示駆動に伴う消費電力を低減するとともに、表示動作を安定して行うこと。

【解決手段】 液晶表示装置駆動用電源装置は、高電圧側の複数の電圧  $V_0 \sim V_2$  を発生する複数のバッファ回路  $B_0 \sim B_2$  と、低電圧側の複数の電圧  $V_3$ 、 $V_4$  を発生する複数のバッファ回路  $B_3$ 、 $B_4$  とを有する。電源電圧  $V_{cc}$  を昇圧して第1、第3出力電源電圧  $V_{out1}$ 、 $V_{out3}$  を発生する第1、第3電圧変換回路  $CHP1$ 、 $CHP3$  と、高電圧側の最も高い電圧  $V_0$  を降圧して、所定の第2出力電源電圧  $V_{out2}$  を出力する第2電圧変換回路  $CHP2$  とを備える。これらの第1～第3の出力電源電圧もバッファ回路  $B_0 \sim B_4$  の動作電源とする。

【選択図】 図1

## 認定・付加情報

特許出願の番号	特願 2003-034677
受付番号	50300224520
書類名	特許願
担当官	第二担当上席 0091
作成日	平成15年 6月11日

## &lt;認定情報・付加情報&gt;

## 【特許出願人】

【識別番号】	000116024
【住所又は居所】	京都府京都市右京区西院溝崎町21番地
【氏名又は名称】	ローム株式会社

## 【代理人】 申請人

【識別番号】	100083231
【住所又は居所】	東京都港区新橋2丁目10番5号 末吉ビル5階 ミネルバ国際特許事務所

【氏名又は名称】	紋田 誠
----------	------

## 【代理人】

【識別番号】	100112287
【住所又は居所】	東京都港区新橋2丁目10番5号 末吉ビル5階 ミネルバ国際特許事務所

【氏名又は名称】	逸見 輝雄
----------	-------

次頁無

特願 2 0 0 3 - 0 3 4 6 7 7

出 願 人 履 歷 情 報

識別番号

[ 0 0 0 1 1 6 0 2 4 ]

1 . 変更年月日

1 9 9 0 年 8 月 2 2 日

[変更理由]

新規登録

住 所

京都府京都市右京区西院溝崎町 2 1 番地

氏 名

ローム株式会社